
上QQ阅读APP看本书,新人免费读10天
设备和账号都新为新人
2.3 DC/DC失效率和寿命模型
2.3.1 DC/DC基本可靠性模型
1.可靠性框图
根据图2-4和表2-1给出的厚膜DC/DC组装结构和主要内装元器件,采用串联系统建立DC/DC可靠性框图,框图考虑了内装元器件、厚膜基板、键合互连、封装外壳对DC/DC可靠性的影响,如图2-13所示。

图2-13 厚膜DC/DC可靠性框图(串联系统)
2.可靠性模型
由图2-13,给出厚膜DC/DC可靠度模型:

假设在随机失效阶段,温度应力作用下内装元器件、基板、互连及外壳的寿命分布为指数分布:

则,厚膜DC/DC可靠度:

其中,λDC/DC(T)为内装元器件、基板、互连、外壳的失效率λi(T)之和,故DC/DC失效率由式(2-9)给出:
